

ЗА СИСТЕМАТА НА ИЗБИРАНЕ НА ЧИСЛО ОТ ФИКСИРАНА ПАМЕТ ПО ПРЕДВАРИТЕЛНО ЗАДАДЕН АДРЕС

Мария Димитрова

Фиксираните памети в електронно-сметачните машини служат за запазване на информация (числа, стандартни подпрограми и други), които се използват от машината често и в неизменен вид. Основните проблеми, които се поставят при конструирането на устройства от този тип, са:

- а) записване и прочитане на информацията;
- б) избиране на кода на числото по зададен код на адреса му.

Най-голямо приложение е намерил методът за запис на информация единица чрез преминаване на четящия проводник през ферита за запомняне на даден двоичен разряд и за запис на нула без преминаване [3], [4]. Токовият импулс с амплитуда, достатъчна да пренамагнати ферита, изменя магнитното състояние само на тороиди, през които преминава проводникът, и в изходната намотка само на тези ферити се появява сигнал „прочетена единица“. Феритите, в които е запомнена нула, не изменят състоянието си и в изходната намотка няма сигнал „прочетена нула“. Ако през ферита за запомняне на информацията преминават много проводници, но при четене от паметта само по един от тях се пропуска прочитащ токов импулс (избира се само един адресен проводник), става възможно използването на едни и същи ферити за запомняне на даден двоичен разряд на много числа. Избирането на един определен проводник по предварително зададен код на адреса на числото става чрез системата за дешифриране на адресния код и комутиране на прочитания импулс в съответствие с дешифрирането. Съществуват различни начини за постигане на това: с използване на една адресна система и дешифриране на адресния код по два адресни параметъра чрез прилагане на диодно-трансформаторната матрица (A); с използване на две адресни системи, всяка от които с дешифриране по два адресни параметъра и също с прилагане на диодно-трансформаторна матрица (B); с използване на една адресна система и дешифриране по един адресен параметър чрез ферито-диодни превключватели (B). Всички тези начини имат общи недостатъци: използват голямо количество спомагателна апаратура и твърде много трансформатори. В табл. I са дадени необходимите елементи при известните системи (A, B, В) и при разгледаната по-нататък система за избиране (Γ) при примерен обем на паметта 256 числа.

Таблица 1

Система за избиране на числото	Брой на диодите	Брой на феритите	Забележка
A	384	256	
B	64	мин. 32	Не е включена спомагателната апаратура, броят на елементите на която зависи от конкретното изпълнение
V	256	мин. 16	
Г	56	64	Включва се спомагателната апаратура за избиране на числото

Както се вижда, разработената система за избиране (Г) има предимства пред останалите по отношение на количеството на апаратурата, сигурността на действие и технологичността на изработката. Тази система използва принципа на дешифриране с прилагане на две адресни системи. Общият обем информация, която се запомня от паметта, се разделя по блокове. Всеки блок съдържа определено количество клетки. Номерата на блоковете се задават от първа адресна система и се дешифрират по един адресен параметър. Номерата на клетките в блоковете се задават от втора адресна система и се дешифрират по два адресни параметъра. Действието на системата за избиране е следното. След като адресните тригери се установяват в състояния, отговарящи на зададения код на адреса, и от устройството за управление на машината постъпи импулс за прочитане от фиксираната памет, първа адресна система изработва импулс за избиране на блока, а втора адресна система — за избиране на определен адрес в блока. При едновременно появяване на двета импулса настъпва прочитане на постоянно записаната информация от един адрес на един блок. Неизбраните блокове получават забраняващи импулси. Поради това независимо от получавания и в тях импулс за прочитане на адреса прочитане не се осъществява. Адресът на число, запомнено във фиксираната памет, е от вида

$$p \quad q/2 \quad q/2$$

Адресният регистър се състои от $p+q$ тригера. От тях p на брой са отделени за съхранение кода на номера на блока и два пъти по $q/2$ тригера са отделени за запомняне кода на адреса на числото в блока информация. Съображенията за определяне на броя на тригерите са: получаване на най-прости по устройство и най-икономични дешифратори и най-целесъобразно използване на техническите средства.

Всички дешифратори на адресните параметри са изпълнени като ферито-диодни превключватели. Ферито-диодните дешифратори действуват по принципа на разпределение на токове по вериги с различно съпротивление, което се управлява от състоянието на адресните тригери на съответната адресна система, т. е. осъществяват едновременно дешифриране и комутиране на токовете. Свойствата им се описват с изразите

$$(1) \quad \begin{aligned} y_1(t + \Delta t) &= x_0(t + \Delta t) \cdot x_1(t) \cdot x_2(t) \dots x_n(t), \\ y_2(t + \Delta t) &= x_0(t + \Delta t) \cdot \bar{x}_1(t) \cdot x_2(t) \dots x_n(t), \\ y_{2^p}(t + \Delta t) &= x_0(t + \Delta t) \cdot \bar{x}_1(t) \cdot x_2(t) \dots x_n(t), \end{aligned}$$

където $x_i(t)$ и $\bar{x}_i(t)$ означават състоянията на адресен тригер T_i (1 или 0), $y_k(t + \Delta t)$ — състоянието на изходна шина k на дешифратора. При това $y_k(t + \Delta t) = 1$, когато по шина k тече токов импулс, и $y_k(t + \Delta t) = 0$, когато няма токов импулс. Основният токов импулс, който ще се комутира, е означен с $x_0(t + \Delta t)$. Той постъпва с време Δt след $x_i(t)$. С Δt е означено времето, необходимо за установяване състоянията на остатъчна намагнитеност на феритите на дешифратора след постъпване на импулсите $x_i(t)$.

Импулсът за избиране от първа адресна система се получава чрез дешифриране на състоянията на отделните p тригера от ферито-диоден превключвател със свойства, описани с изразите (1). Последният управлява ферито-диоден инвертор, от изходите на който се подават импулси към блоковете информация. Характеристиките на инвертора са описани с изразите

$$(2) \quad \begin{aligned} y'_1(t + \Delta t) &= x'_0(t + \Delta t) \cdot y_1(t), \\ y'_2(t + \Delta t) &= x'_0(t + \Delta t) \cdot \bar{y}_2(t), \\ y'_{2^p}(t + \Delta t) &= x'_0(t + \Delta t) \cdot \bar{y}_{2^p}(t). \end{aligned}$$

Въвеждането на инвертор позволява да се превключват всички блокове с помощта на един и същ токов генератор вместо чрез отделни устройства за всеки блок. Използваният инвертор е от последователен тип. Предимствата му пред паралелния инвертор са, че изискванията към токовия генератор са опростени и конструкцията му е облекчена.

Токовият импулс за прочитане на информацията се изработва от втора адресна система. Общият брой тригери, които съхраняват кода на адреса на числото, е q . Състоянието им се дешифрира от два отделни дешифратора с по $q/2$ входа и $2^{q/2}$ изхода. Всеки дешифратор командува X и Y проводници на координатната матрица, работеща по принципа на съвпадение на токовете. За дешифраторите на втора адресна система са в сила изразите

$$(3a) \quad \begin{aligned} y''_1(t - \Delta t) &= x''_0(t - \Delta t) \cdot x_1(t) \cdot x_2(t) \dots x_{q/2}(t), \\ y''_2(t - \Delta t) &= x''_0(t - \Delta t) \cdot x_1(t) \cdot x_2(t) \dots x_{q/2}(t), \\ y''_{q/2}(t + \Delta t) &= x''_0(t + \Delta t) \cdot x_1(t) \cdot \bar{x}_2(t) \dots x_{q/2}(t); \end{aligned}$$

$$\begin{aligned}
 (36) \quad & y_1'''(t + \Delta t) = x_0'''(t + \Delta t) \cdot x_1(t) \cdot x_2(t) \dots x_{q/2}(t), \\
 & y_2'''(t + \Delta t) = x_0'''(t + \Delta t) \cdot \bar{x}_1(t) \cdot x_2(t) \dots x_{q/2}(t), \\
 & y_{2^{q/2}}'''(t + \Delta t) = x_0'''(t + \Delta t) \cdot x_1(t) \cdot \bar{x}_2(t) \dots \bar{x}_{q/2}(t).
 \end{aligned}$$


Управлението на ферито-диодните дешифратори може да се извърши от един генератор на основен токов импулс или от два отделни генератора. Първият начин има предимството, че решава въпроса с най-малко средства, и недостатък, че е възможно известно частично несъвпадение на токовите импулси, подавани на координатните шини на матрицата при по-големи скорости на работа на паметта. Работа с два отделни генератора на токови импулси е свободна от този недостатък.

За координатната матрица са в сила изразите


$$\begin{aligned}
 y_1 &= y_1'' \cdot y_1''', \\
 y_2 &= y_1'' \cdot y_2''', \\
 (4) \quad y_{2^{q/2}} &= y_{2^{q/2}}'' \cdot y_{2^{q/2}}''',
 \end{aligned}$$

$$y_{2^q} = y_{2^{q/2}}'' \cdot y_{2^{q/2}}'''.$$

Адресен тригерен регистър



Фиг. 1



Фиг. 2. Система за избор на адресите

Матрицата е въведена като най-икономичен начин за дешифриране. Допълнително предимство от използването ѝ във фиксираната памет е, че позволява изработване по прост начин на токовия импулс за прочитане от запомнящите ферити и известно време след това на втори импулс за връщане в изходното им състояние.

Конкретно изпълнение на система за избиране на число от фиксирана памет по зададен адрес е показано на фиг. 1 и 2. Признак за работа с фиксираната памет е състоянието на първия тригер от адресния регистър. Тригерите в адресната част са стандартни модули, разработени в завод „Електроника“. Превключващата част е изпълнена с транзистори SFT 308. Ферито-диодните превключватели и инверторът използват ферити с правоъгълна хистерезисна крива тип R 2 4, 8×4. Специални изисквания за коефициент на правоъгълност не се поставят. Диодите в дешифратора са тип Д9Ж или Д14А с малко време за установяване на номиналната стойност на съпротивленията им. Координатната матрица е изпълнена с ферити с правоъгълна хистерезисна крива K28 3,2×2 набор 10. Запомнящите ферити на паметта са тип R 2 2,6×1. Времето за избиране на адрес по предварително зададен код от системата е 2,5 μs.

ЛИТЕРАТУРА

1. Применение транзисторных и магнитных элементов в цифровых вычислительных машинах. Сборник статей, Сов. Радио, 1960.
2. Заволокина З. И., Магнитные элементы в цифровых вычислительных устройствах, 1958.
3. Крайзмер Л. П., Устройства хранения дискретной информации, Москва, 1961.
4. Digital applications of magnetic devices, Meyerhoff, New York, 1960.
5. Цифровая техника и вычислительные устройства, Сборник 3, Москва, 1962.
6. Меркулов, Павликова, Федоров, Запоминающие устройства БЭСМ 2, Москва, 1962.

Постъпила на 1. VI. 1964 г.

О СИСТЕМЕ ВЫБИРАНИЯ ЧИСЛА ИЗ ДОЛГОВРЕМЕННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА ПО ПРЕДВАРИТЕЛЬНО ЗАДАННОМУ АДРЕСУ

Мария Димитрова



(Резюме)

В предлагаемой статье дается описание системы выбора определенного адреса долговременного запоминающего устройства. Сохраняемая информация в постоянной памяти делится на блоки и группы. Выбор блоков производится с помощью феррит-диодного дешифратора и инвертора. Выбор групп происходит после дешифрации состояния $2 \times q/2$ адресных триггеров, используя два феррит-диодных дешифратора и координатной

матрицы. Достоинством предлагаемой системы выборания числа из постоянной памяти по предварительно заданному адресу является меньшее количество необходимых диодов и ферритовых сердечников и функциональная простота схемы.

ON THE WORD SELECTION SYSTEM FROM READ-ONLY MEMORY ACCORDING TO A GIVEN ADDRESS

Maria Dimitrova

(Summary)

The article describes the selection system of a one-core per bit read-only memory. The words of the memory are united in groups and blocks, the selection of each group of them being realized by the first address decoder (group selection system). The second address decoder (word selection system) selects the desired word from the selected block. The utilization of two selection systems leads to reducing the elements of circuit diagram involved. For instance, the selection system of 256 words read-only memory has 56 diodes and 64 cores.

Current steering core-diode decoders are used as address decoders. The selection of the groups is done by a serial current steering core-diode inverter. The word is selected and the information is read by means of a coincidence-current matrix, driven by the above mentioned decoders.